Resumen
En este trabajo se analiza la operación de un convertidor CC-CC cuando uno de los semiconductores de potencia presenta una condición de falla de circuito abierto. Se propone una nueva estrategia de diagnóstico de falla, la cual consiste en medir la caída de tensión a bornes de cada uno de los semiconductores de potencia utilizando la información disponible en los circuitos de activación. La tensión medida se compara con un valor de referencia para determinar si un semiconductor presenta una condición de circuito abierto. Esta estrategia tiene la ventaja de que puede llevarse a cabo sin incluir sensores adicionales. Se incluyen resultados experimentales para validar la teoría.
Palabras clave
Convertidor CC-CC - Puentes duales activos - Diagnóstico de fallas.
1. Introducción
En sistemas eléctricos híbridos, tales como vehículos eléctricos o sistemas de energía renovables, es necesario adaptar diferentes niveles de tensión y corrientes, además de controlar el flujo de potencia de manera bidireccional (Inoue y Akagi, 2007). Los convertidores de corriente continua a corriente continua (CC-CC), en particular los convertidores con puentes duales activos (CPDA) brindan la posibilidad de controlar el flujo de la energía bidireccionalmente, pueden operar en modo elevador o reductor, son aislados por medio de un transformador de alta frecuencia lo que permite reducir el volumen del sistema y funcionar con un alto rendimiento gracias a la posibilidad de operar con conmutación suave (Oggier et al., 2009; Han y Divan, 2009), lo que los hace adecuados para las aplicaciones mencionadas.
Cuando alguno de los semiconductores de potencia de un convertidor presenta un estado de falla, pueden aparecer niveles de tensión y corrientes elevados o anómalos en diferentes puntos del circuito, pudiendo dañar otros componentes o incluso sacar al convertidor de operación. Por esta razón es conveniente poder detectar rápidamente la ocurrencia de una falla, de manera de poder apagar el convertidor o llevar a cabo una reconfiguración de la topología para que este pueda operar en un esquema tolerante a fallas (Choudhary et al., 2008)(Pei et al., 2012)(Hemmer, 2009).
En (Yang et al., 2011) se presentan los resultados obtenidos en una encuesta realizada a diferentes usuarios de convertidores de potencia, pertenecientes a la industria aeroespacial, automatización, automotor, accionamientos eléctricos y electrónica de potencia, entre otras. El 31% de los encuestados remarcó que los semiconductores de potencia son los dispositivos más frágiles, seguidos por los capacitores (17%) y los circuitos de activación (15%).
Existen trabajos sobre diagnóstico de fallas en convertidores CC-CC que proponen diferentes técnicas para su detección. Por ejemplo, en (Nie et al., 2010) proponen agregar un tercer bobinado al transformador de alta frecuencia, cuya señal de tensión puede brindar información si se produjo alguna falla de circuito abierto o cortocircuito en los semiconductores de potencia. El inconveniente de este método es que no puede discriminarse cual es el semiconductor fallado. La acción que se toma es de apagar el convertidor. En (Kim et al., 2008) se mide la corriente en el bus de CC utilizando un transformador de corriente. A partir de la información de su forma de onda se demuestra que es posible diagnosticar fallas de cortocircuito o en los circuitos de activación de las llaves (equivalentes a circuito abierto en el transistor). Sin embargo, en este trabajo no se discrimina si la falla de circuito abierto se produce en el diodo en anti-paralelo o en el transistor.
Por otro lado, los circuitos de activación de semiconductores de potencia disponibles actualmente incluyen protecciones por sobrecorrientes y sobretensiones. La acción que ejecutan es que detienen la operacón del convertidor ante un evento de falla sin dar posibilidad a una reconfiguración del sistema para seguir transfiriendo la energía requerida por la carga (Hemmer, 2009).
En (Airabella et al., 2011) se analiza la operación de un CPDA cuando ocurren fallas de diodo y transistor abierto incluyendo también fallas de cortocircuito, y se propone una estrategia para determinar qué tipo de dispositivo (diodo o transistor) está abierto, o si está en cortocircuito. Sin embargo, la estrategia propuesta en este trabajo no permite identificar cuál es el semiconductor que se encuentra en falla de circuito abierto.
En el presente trabajo se propone un esquema de detección de fallas el cual permite detectar fallas individuales de diodo abierto o de transistor abierto, midiendo la caída de tensión a bornes de cada uno de los semiconductores de potencia. El circuito propuesto para la detección de fallas se puede incorporar en el circuito de activación de los semiconductores, lo cual tiene la ventaja de que no requiere sensores adicionales para su implementación.
El trabajo está organizado de la siguiente manera: en la sección 2 se presenta la topología estudiada en funcionamiento normal. En la sección 3 se describen las fallas estudiadas sobre la topología propuesta. En la sección 4 se detalla el funcionamiento del esquema de detección propuesto. La sección 5 muestra los resultados de simulación, mientras que la sección 6 muestra los resultados experimentales obtenidos del detector. Finalmente, en la sección 7 se dan las conclusiones y las propuestas de trabajo futuro.
2. Topología adoptada para el análisis
Figura 1.a) Topología CPDA, b) Esquema implementado para el studio de fallas a circuito abierto en semiconductores
En esta sección se presenta la topología y formas de onda de tensión y corriente de un CPDA en funcionamiento normal, sin fallas en los semiconductores de potencia.
El Grupo de Electrónica Aplicada (GEA), lugar de trabajo de los autores, posee una línea de investigación relacionada con vehículos eléctricos (VE) y sistemas eléctricos híbridos. Debido a que se dispone de un CPDA de 2 kW, se decidió utilizar este convertidor. Además, ya que su funcionamiento normal requiere circulación de corriente tanto por los transistores como por los diodos que forman ambos puentes, permite estudiar fallas de circuito abierto en ambos dispositivos.
La figura 1 (a) muestra un CPDA, el cual está formado por dos puentes, P1 y P2 , conectados por medio de un transformador de alta frecuencia, cuya inductancia de dispersión referida a uno de los lados del transformador es L.
Cuando la energía fluye desde V1 hacia V2, el puente P1 opera en modo inversor mientras que el puente P2 opera en modo rectificador. Cuando la energía fluye desde V2 hacia V1, se invierte el modo de funcionamiento de ambos puentes. El control del flujo de energía en un CPDA se realiza aplicando un determinado desfase δ entre las tensiones a bornes del transformador (De Doncker et al., 1991)(Han y Divan, 2009).
En la figura 1 (b) se observa el circuito utilizado para implementar el par S11 − S12 , marcado en el área sombreada de la figura 1 (a), cuya función es generar en forma controlada las fallas de diodo abierto y transistor abierto en S11.
Para generar una falla de diodo D11 abierto, se desactiva la señal de disparo del transistor marcado como D11 en la figura 1 (b), mientras que para generar una falla de transistor T11 abierto, se desactiva la señal de disparo del transistor marcado como T11 en la misma figura.
En la figura 1 (a) se observa que cada puente del convertidor está compuesto por cuatro llaves semiconductoras, Sxx. Cada una de las llaves está formada por un transistor de potencia, Txx, y el correspondiente diodo en antiparalelo, Dxx.
 
Figuras 2 y 3. Formas de onda en funcionamiento normal | Figura 3. Formas de onda en funcionamiento normal
En la figura 2 se muestran las formas de onda de tensión a bornes del transformador, vT 1 y vT 2, y corriente iLx (x=1,2) del convertidor operando en régimen permanente y funcionamiento normal, en modo reductor, cuando la energía fluye desde V1 hacia V2 . En esta figura, se indican los semiconductores que conducen en cada uno de los seis intervalos correspondientes a un ciclo de conmutación para ambos modos de funcionamiento: reductor y elevador. En esta figura δ es el desfase entre vT 1 y vT 2.
Para simplificar el análisis, se opera el CPDA con d=1, siendo d la relación de conversión de tensiones entre la entrada y la salida, afectados por la relación de transformación n.
Para analizar el convertidor en funcionamiento normal y en falla, es importante poder determinar qué señales pueden aportar información útil para la detección de la falla. Se presenta el análisis para el Puente 1, ya que para el Puente 2 el funcionamiento es análogo.
La tensión vT 1 a bornes del transformador depende directamente del estado de los semiconductores y, ante la falla en alguno de ellos, las deformaciones en la tensión que aparezcan a bornes de los mismos se verán reflejadas en la tensión que alimenta al transformador. Por lo tanto, para explicar las fallas, se muestra la evolución de las tensiones vT 1 y vDS (a bornes de la llave en falla).
Se incluye también la tensión vmed, la cual será obtenida con el circuito de medición propuesto (cuya descripción se incluye mas adelante).
Además, ante un evento de falla, las deformaciones de tensión a bornes del transformador hacen que la corriente que circula por el devanado conectado al puente en falla posea una componente de continua distinta de cero, la cual no se verá reflejada en el otro puente. Por tal motivo, dado que se presenta el estudio para las fallas en el Puente 1, se muestra la corriente iL1 .
En funcionamiento normal, cuando el diodo o el transistor conducen, la tensión a bornes de los mismos es igual a la caída de tensión en estado de conducción, mientras que en estado de bloqueo, ésta se eleva a aproximadamente la tensión de alimentación de CC.
En la figura 3 se observa también la forma de onda de corriente, con valor medio nulo, en estado estacionario y operación sin falla.
3. Fallas estudiadas
Esta sección detalla el comportamiento del CPDA ante fallas de circuito abierto en el diodo D11 y en el transistor T11.
3.1 Falla de diodo abierto
 
Figura 4. Formas de onda de la corriente iL1, tension vT1, tensión vDS en la llave S11 y Vmed para falla de diodo abierto | Figura 5. Formas de la corriente iL1, tensión vT1, tensión vDS en la llave S11 y Vmed onda para falla de transistor abierto
En esta sección se describe el comportamiento del CPDA cuando ocurre una falla de diodo abierto en el Puente 1.
La figura 4 muestra la forma de onda de la corriente iL1, tensión vT 1, tensión vDS en la llave S11 y vmed cuando ocurre una falla de circuito abierto en D11.
La corriente a través de iL1 no puede continuar circulando por D11. Idealmente, aparecería una tensión infinita a bornes del transformador, para disminuir a cero la corriente a través de la inductancia de dispersión. Dicha tensión se vería reflejada a bornes de D11. En un circuito real, la capacitancia de salida propia del transistor puede producir una oscilación que causa una disminución en el valor medio de vDS. Además, dada la imposibilidad de circulación de corriente por D11, iL1 posee ahora una componente de CC.
La figura 4 también muestra los intervalos de conducción de cada semiconductor de la pierna S11 − S12.
3.2 Falla de transistor abierto
En esta sección se describe el comportamiento del CPDA cuando ocurre una falla de transistor abierto en el Puente 1.
La figura 5 muestra las formas de onda de la corriente iL1, tensión vT 1 , tensión vDS en la llave S11 y vmed cuando ocurre una falla de circuito abierto en T11.
En funcionamiento normal T11 entra en conducción de manera natural cuando la corriente por D11 cruza por cero. Dado que T11 se encuentra abierto, la inductancia de dispersión L y la capacitancia en paralelo con el transistor (por ejemplo, la capacitancia de salida propia del transistor) forman un circuito resonante, produciéndose una oscilación que causa un incremento en el valor medio de vDS. Además, dada la imposibilidad de circulación por T11, iL1 posee ahora una componente de continua.
La figura 5 también muestra los intervalos de conducción de cada semiconductor de la pierna S11 − S12.
4. Estrategia de detección
A partir del análisis presentado en la sección anterior, puede observarse que el valor medio de la tensión vDS puede ser considerado un indicador de falla, e inclusive permitiría discriminar si la falla se encuentra en el diodo o en el transistor.
Con el fin de disminuir costos en el convertidor, se propone no utilizar sensores de tensión. Sin embargo, los circuitos de potencia pueden presentar elevados valores de tensión a bornes de los semiconductores, complicando la conexión de los bornes de la llave a un circuito de medición de tensión a bornes de la misma.
En lugar de utilizar sensores de tensión, se propone un esquema similar al utilizado en las protecciones por sobrecorriente de los circuitos de disparo de las llaves o protección de desaturación (Mohan, 2003).
Este circuito, mostrado en la figura 6, parte A, consiste en un diodo rápido de alta tensión, Dm cuyo cátodo está conectado al drenador/colector del transistor, en serie con una resistencia que se conecta a la tensión de alimentación positiva del circuito de disparo, Vbb+. El ánodo del diodo Dm se conecta a la entrada no inversora de un amplificador diferencial, mientras que la entrada inversora se conecta directamente a la fuente/emisor del transistor.
La tensión medida a la entrada del amplificador diferencial se denomina en este trabajo vmed , y su forma de onda en funcionamiento normal, en falla de diodo y en falla de transistor fue presentada en las figuras 3, 4 y 5, respectivamente.
Puede observarse que para este circuito el valor de pico la tensión vmed esta limitado por la tensión Vbb+, el cual puede ser de un valor inferior a V1. A la salida del amplificador diferencial, hay un filtro pasa-bajo cuya función es entregar el valor medio de la tensión vmed, llamado en el circuito vAV G. El valor ideal y en funcionamiento normal de vAV G es ideal = Vbb + /2, por lo tanto, cualquier desviación de este valor puede utilizarse como un indicador de falla.
Para poder identificar las fallas en cada uno de los pares transistor/diodo, debe agregarse un circuito de detección en el circuito de activación de cada llave. De esta manera, cada circuito de disparo entregará dos señales de identificación de falla, correspondiente a la falla de transistor y falla de diodo.
4.1 Detección de falla de diodo
Como se muestra en la figura 4, el valor de vAV G disminuye cuando se presenta una condición de falla de diodo abierto. Por lo tanto, utilizando el circuito que se muestra en la figura 6 Parte C, se realiza una comparación con el valor vDcom.
Si vmed < vDcom se activa la señal Falla D. 
Figura 6. A) Circuito de medición vDS, B) Comparador para falla de transistor, C) Comparador para falla de diodo
4.2 Detección de falla de transistor
Como se muestra en la figura 5, el valor de vAV G aumenta cuando se presenta una condición de falla de transistor. Por lo tanto, utilizando el circuito que se muestra en la figura 6 Parte B, se realiza una comparación con el valor vTcom.
Si vmed > vTcom se activa la señal Falla.
4.3 Determinación de vDcom y vTcom
El valor de vDcom y vTcom se establecen cercanos a v ideal. La variación de vDcom y vTcom respecto de v ideal dependerá de la caída de tensión de los semiconductores de potencia y de la caída de tensión en el diodo Dm .
5. Resultados de simulación
En esta sección se presentan los resultados de simulación llevados a cabo para validar la estrategia de detección de falla de circuito abierto en diodos y transistores propuesta.
Se simuló un convertidor CPDA como el de la figura (a) donde la pierna compuesta por S11 − S12 se implementó de acuerdo al esquema que se muestra en la figura (b). Se estableció V1 = V2 = 40 V. En un primer análisis, no se utilizó un transformador de alta frecuencia. En su lugar se colocó una inductancia de dispersión L = 1,113mH. La frecuencia de conmutación es f = 20 kHz. Se simuló también el circuito de detección como el mostrado en la figura 6 conectado a bornes de la llave S11.  
Figura 7. Resultados de simulación para falla de diodo abierto | Figura 8. Resultados experimentales para falla de transistor abierto
5.1 Simulación de falla de diodo abierto
La figura 7 muestra los resultados de simulación para la falla de diodo abierto. En la figura se observa: la señal Falla D (falla de diodo), la señal falla T (falla de transistor), la corriente por el primario del transformador iL1 y la tensión a bornes del transformador vT1.
Puede observarse que cuando se produce la falla de diodo, la señal Falla D se activa, indicando la falla.
5.2 Simulación de falla de transistor abierto
La figura 8 muestra los resultados de simulación para la falla de transistor abierto. En la figura se observa: la señal Falla D (falla de diodo), la señal Falla T (falla de transistor), la corriente por el primario del transformador iL1 y la tensión a bornes del transformador vT1.
Puede observarse que cuando se produce la falla de transistor, la señal falla T se activa, indicando la falla.
6. Resultados experimentales
Con el objetivo de validar el esquema de detección propuesto, se construyó un CPDA como el de la figura 1 (a) donde la pierna compuesta por S11 - S12 se implementó de acuerdo al esquema que se muestra en la figura 1 (b). Las tensiones, valor de inductancia y frecuencia de operación utilizadas poseen los mismos valores que los utilizados para la simulación. Un circuito de detección como el mostrado en la figura 6 se agregó a los circuitos de activación de la llave S11.  
Figura 9. Resultados experimentales para falla de diodo abierto | Figura 10. Resultados experimentales para falla de transistor abierto
6.1 Falla de diodo abierto
La figura 9 muestra las mediciones de los resultados experimentales. En la figura se observa: en el canal 1 la señal falla T (falla de transistor), en el canal 2 la señal falla D (falla de diodo), en el canal 3 la corriente por el primario del transformador iL1 y en el canal 4 la tensión a bornes del transformador vT1.
Puede observarse que luego del instante t0 cuando se produce la falla de diodo, la señal falla D se activa, indicando la falla.
6.2 Falla de transistor abierto
La figura 10 muestra las mediciones de los resultados experimentales. En la figura se observa: en el canal 1 la señal falla T (falla de transistor), en el canal 2 la señal falla D (falla de diodo), en el canal 3 la corriente por el primario del transformador iL1 y en el canal 4 la tensión a bornes del transformador vT1.
Puede observarse que luego del instante t0 cuando se produce la falla de transistor, la señal falla T se activa, indicando la falla.
7. Conclusiones
Se analizó un convertidor CC-CC con puentes duales activos (CPDA), cuando ocurre una falla de circuito abierto en los diodos y transistores, y se mostraron los principales síntomas de cada falla.
Se determinó qué señal puede aportar información sobre la falla, siendo esta última la caída de tensión en el dispositivo. Dado que la tensión en el mismo en estado de bloqueo puede ser tan alta como la tensión de alimentación de CC, se tuvo en cuenta esta característica al diseñar el circuito de medición.
Cuando el dispositivo se encuentra en estado de conducción, el circuito propuesto mide la caída de tensión a bornes del mismo. Mientras que, cuando el dispositivo se encuentra en estado de bloqueo, el circuito de medición presenta una tensión cercana a la tensión de alimentación del circuito de activación. Esto permite ingresar al circuito de detección con niveles de tensión conocidos, que incluso podrían ser inferiores a los de la tensión de alimentación de CC del puente.
Luego, un circuito simple y de bajo costo basado en amplificadores operacionales es utilizado para determinar si el dispositivo (diodo o transistor) está conduciendo apropiadamente o si se encuentra en falla.
Se simuló el convertidor CPDA en funcionamiento normal, en falla de diodo y en falla de transistor abierto. Además, se simuló el detector de fallas propuesto.
Finalmente, se construyó un CPDA y un circuito detector para validar el funcionamiento de la estrategia de detección, se mostraron resultados experimentales, concluyéndose que el circuito propuesto puede utilizarse para detectar individualmente fallas de circuito abierto en diodos y transistores.
Como trabajo futuro se espera integrar el detector en un convertidor CPDA tolerante a fallas en los semiconductores de potencia. Este detector servirá para informar al control del convertidor que dispositivo está en falla, para que pueda tomar la acción correctiva apropiada y asegurar la transferencia de potencia requerida por la carga.
8. Referencias
Airabella, A.M., G.G. Oggier, L.E. Piris-Botalla y G.O. García (2011). Diagnóstico de fallas en semiconductores de potencia de convertidores cc-cc con puentes duales activos. XIVV Reunión de Trabajo en Procesamiento de la Información y Control RPIC 2011.
Choudhary, V., E. Ledezma, R. Ayyanar y R.M. Button (2008). Fault tolerant circuit topology and control method for input-series and output-parallel modular dc-dc converters. Power Electronics, IEEE Trans. On 23(1), 402–411.
De Doncker, R.W.A.A., D.M. Divan y M.H. Kheraluwala (1991). A three-phase soft-switched high-power-density dc/dc converter for high-power applications. Industry Applications, IEEE Trans. on 27(1), 63 –73.
Han, Sangtaek and D. Divan (2009). Dual active bridge buck-boost converter. In: Energy Conversion Congress and Exposition, 2009. ECCE 2009. IEEE. pp. 2905 –2911.
Hemmer, R. (2009). Intelligent igbt drivers with exceptional driving and protection features. In: Power Electronics and Applications, 2009. EPE ’09. 13th European Conference on. pp. 1–4.
Inoue, S. and H. Akagi (2007). A bidirectional dc-dc converter for an energy storage system with galvanic isolation. Power Electronics, IEEE Trans. on 22(6), 2299 –2306.
Kim, Sung Young, Kwanghee Nam, Hong-Seok Song and Ho-Gi Kim (2008). Fault diagnosis of a zvs dc-dc converter based on dc-link current pulse shapes. Industrial Electronics, IEEE Trans. on 55(3), 1491 –1494.
Mohan, Ned. (2003). Power Electronics. Converters, Application and Design. Third Edition. John Wiley & Sons, Inc.
Nie, Songsong, Yu Chen, Xuejun Pei y Yong Kang (2010). A dsp-based diagnostic system for dc-dc converters using the shape of voltage across the magnetic components. In: Energy Conversion Congress and Exposition (ECCE), 2010 IEEE. pp. 1908 –1915.
Oggier, G.G., G.O. García y A.R. Oliva (2009). Switching control strategy to minimize dual active bridge converter losses. Power Electronics, IEEE Trans. on 24(7), 1826 –1838.
Pei, X., Songsong Nie, Y. Chen y Y. Kang (2012). Open-circuit fault diagnosis and fault-tolerant strategies for full-bridge dc-dc converters. Power Electronics, IEEE Trans. On 27, 2550 – 2565.
Yang, Shaoyong, A. Bryant, P. Mawby, Dawei Xiang, Li Ran and P. Tavner (2011). An industry-based survey of reliability in power electronic converters. Industry Applications, IEEE Transactions on 47(3), 1441 –1451.
Nota del editor: La nota aquí publicada fue originalmente presentada por los autores en AADECA 2012, Semana de Control Automático. |
